UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Participant zhangqingsong
Participant
199 次查看

关于布局布线之后的时序仿真

转到解答

由于要做的东西,是对时间做一个观察,要到ps。所以就需要去看布局布线之后的仿真,但是之前都是看一下行为仿真而已。

想问一下,布局布线之后的仿真,他的时序和实际电路的时序还是会有差别吧(对时间要求苛刻的情况下),会有怎样的不同呢?

还有就是在这个程序里面,主时钟到各个模块的时间还是有差异的,那在实际中,信号的变化还是依靠真正到达所在模块的时钟吧。因为我在布局布线之后的仿真里看到,同样的一个时钟,在不同的模块里面,出现了很大的差异。可能是BUF造成的,也可能是走线延迟造成的吧。例如下图中的iCLK这个时钟。两个相差的还挺多的,让人特别疑惑。那之后的信号的变化,到底应该是根据哪一个来变化呢

qq.png

0 项奖励
1 个已接受解答

已接受的解答
Highlighted
Xilinx Employee
Xilinx Employee
117 次查看

回复: 关于布局布线之后的时序仿真

转到解答

可以参考一下UG900:

http://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_2/ug900-vivado-logic-simulation.pdf

Post-Implementation Simulation以及Generating a Timing Netlist部分内容。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
5 条回复
Xilinx Employee
Xilinx Employee
170 次查看

回复: 关于布局布线之后的时序仿真

转到解答

时序仿真和行为级仿真的区别:

1. 基于网表而不是RTL代码(行为映射到了库元件,比如寄存器的行为用FDRE来实现)。

2. 引入了SDF,考虑器件以及走线延时,默认是用SDF的maxdelay。

 

 

 

 

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Participant zhangqingsong
Participant
163 次查看

回复: 关于布局布线之后的时序仿真

转到解答
请问一下什么是SDF?
关于仿真(后仿)的datasheet,自己没有搜到,请问一下哪儿有?
0 项奖励
Xilinx Employee
Xilinx Employee
128 次查看

回复: 关于布局布线之后的时序仿真

转到解答

SDF是Standard Default Format文件,不同仿真器的时序仿真都要用到,标注了仿真网表中元件的逻辑延时以及走线延时。

如果是在Vivado中启动后仿,在工程文件夹下的<project>.sim下面可以找到.sdf文件。

 

你说的datasheet是指什么?

 

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Participant zhangqingsong
Participant
122 次查看

回复: 关于布局布线之后的时序仿真

转到解答

就是关于后仿的说明性的文件,想了解一下这些东西。

0 项奖励
Highlighted
Xilinx Employee
Xilinx Employee
118 次查看

回复: 关于布局布线之后的时序仿真

转到解答

可以参考一下UG900:

http://www.xilinx.com/support/documentation/sw_manuals/xilinx2018_2/ug900-vivado-logic-simulation.pdf

Post-Implementation Simulation以及Generating a Timing Netlist部分内容。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------