UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Explorer
Explorer
230 次查看
注册日期: ‎05-12-2019

ISERDESE2问题求教

1.ISERDESE2串转并的起始点是以慢速时钟CLKDIV的上升沿为起始点还是以慢速时钟CLKDIV的下降沿为起始点? 2.如果想对输入数据进行延迟串并转换,是不是要对输入到ISERDESE2的串行数据先进行延迟?使用IDELAYE2原语来实现延迟功能,延迟的时钟是以快速时钟CLK(为参考? 3.延迟后的串行数据是输入到ISERDESE2的D里还是输入到ISERDESE2的DDLY里? 4.有什么讲ISERDESE2使用方面比较详细的文章吗? 求大神赐教,谢谢!
0 项奖励
6 条回复6
Xilinx Employee
Xilinx Employee
222 次查看
注册日期: ‎02-28-2019

回复: ISERDESE2问题求教

Hi @dqwuf-2010 ,

还是给你文档参考一下吧:https://www.xilinx.com/support/documentation/user_guides/ug471_7Series_SelectIO.pdf

第三章开始讲这些内容,你的这些问题应该都有解答。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Explorer
Explorer
198 次查看
注册日期: ‎05-12-2019

回复: ISERDESE2问题求教

看了一下你说的章节,感觉写得不是很详细,我的那些问题并没有进行说明啊

0 项奖励
Xilinx Employee
Xilinx Employee
188 次查看
注册日期: ‎02-28-2019

回复: ISERDESE2问题求教

1.ISERDESE2串转并的起始点是以慢速时钟CLKDIV的上升沿为起始点还是以慢速时钟CLKDIV的下降沿为起始点?

page 160 转换是一直转换的,并行数据为CLKDIV的上升沿变化一次。

 2.如果想对输入数据进行延迟串并转换,是不是要对输入到ISERDESE2的串行数据先进行延迟?

page105 是的。

使用IDELAYE2原语来实现延迟功能,延迟的时钟是以快速时钟CLK(为参考? 

page119 是以参考时钟

3.延迟后的串行数据是输入到ISERDESE2的D里还是输入到ISERDESE2的DDLY里?

page 157 :The D and DDLY pins are dedicated inputs to the ISERDESE2. The D input is a direct
connection to the IOB. The DDLY pin is a direct connection to the IDELAYE2.

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Explorer
Explorer
172 次查看
注册日期: ‎05-12-2019

回复: ISERDESE2问题求教

感谢回复!

如图所示,这是一个SDR,6位的串并转换,默认的情况下是不是从位置1开始进行数据转换?

如果我想从位置2开始进行数据转换,是要对数据D进行延迟吗?还是有其他的方法也可以实现呢?

是不是通过CE1,CE2也能设置转换的起始点呢?

111.png
0 项奖励
Xilinx Employee
Xilinx Employee
161 次查看
注册日期: ‎02-28-2019

回复: ISERDESE2问题求教

有这个功能吧,看一下这个BITSLIP,好像是关于调顺序的。

-------------------------------------------------------------------------
Don't forget to reply, kudo, and accept as solution.
-------------------------------------------------------------------------
0 项奖励
Explorer
Explorer
70 次查看
注册日期: ‎05-12-2019

回复: ISERDESE2问题求教

用了一下bitsilp这个功能,用ILA抓了一下波形,bitslip高电平之后要过一段时间移位才成功啊,不是马上就移位的吗?
0 项奖励