UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

取消
显示结果 
搜索替代 
您的意思是: 
Highlighted
Newbie wsx@101168
Newbie
354 次查看
注册日期: ‎12-07-2018

MMCM Dynamic Reconfiguration

擷取.PNGvivado simulation

目前针对PG065_clk_wiz的说明操作
并使用vivado rtl simulation
想针对config register进行写入,达到动态调整clk_out1的时脉
但是当写入暂存器位址时,却无法有效将数值写入。
setting:
(1)s_axi_aclk=120Mhz(clk)
(2)clk_out1=60Mhz
疑问如下:
(1)为什么s_axi_awready, s_axi_wready, s_axi_bvalid always 0
(2)PG065_clk_wiz文件所描述的C_BASEADDR是否为11'h000??

0 项奖励
1 条回复1
Xilinx Employee
Xilinx Employee
292 次查看
注册日期: ‎08-21-2007

回复: MMCM Dynamic Reconfiguration

请你参考xapp888,有附带的源文件和testbench。可以先尝试仿真一下。

0 项奖励